L'IA dessinera-t-elle ses propres puces : Kimi, Jalapeno et le mur de la vérification

Cet épisode d'Asianometry s'ouvre sur la revendication de Kimi K3 en juillet 2026 d'avoir conçu une puce en une seule exécution autonome de 48 heures, ce qui a fait chuter de 9 pour cent les actions de Synopsys et Cadence dans le cadre d'une vente plus large liée à l'IA ; le signal est clair dans tous les cas : l'IA est l'enjeu central de la conception de puces. La présentation d'OpenAI aux Hot Chips et les sessions de Siemens amplifient la même question : où s'arrête le battage et où commence la réalité ?

D'abord un glossaire : le front-end écrit le flux de données dans des langages comme Verilog, les outils de synthèse produisent des listes de portes, le back-end place et route, et la simulation plus la vérification contrôlent chaque étape. Le marché appartient à Synopsys et Cadence, avec Siemens en troisième position ; l'open source dispose de la suite OpenRoad. Le langage des puces ressemble au code, pourtant des milliards d'éléments ne tiennent jamais dans le contexte, le savoir est profond et fermé, et les kits de conception des fondeurs sont derrière des accords de confidentialité stricts. Les modèles de bout en bout allant de la spécification au fichier sont encore loin ; les harnais d'appel d'outils sont indispensables.

La revendication de Kimi se situe à une échelle modeste : une description matérielle pour un petit accélérateur d'inférence, le Nano KPU, écrit avec des outils open source ; fermeture de temporisation à 100 MHz dans 4 millimètres carrés, 1,46 million de cellules standard et plus de 8 700 jetons par seconde de débit simulé. Impressionnant en apparence, mais les réserves piquent : les descriptions matérielles écrites par IA précèdent ChatGPT, les essais avec GPT-2 atteignaient le niveau débutant en 2020, et une conception assistée par ChatGPT a déjà atteint le tapeout. Cette partie n'est pas la percée.

Plus important encore, la conception de Kimi saute le placement, le routage, la vérification physique et la validation finale ; la fermeture de temporisation repose sur des estimations, et 100 MHz semble pâle face aux conceptions humaines de 20 à 450 MHz dans la même bibliothèque de 45 nanomètres. Kimi elle-même le présente comme une preuve de concept, en insistant sur l'exhaustivité fonctionnelle autonome. L'hôte conseille de voir la forêt plutôt que les arbres : la direction est fixée et cela sent l'avenir.

Les preuves encourageantes viennent des boucles homme-machine : dans un article d'un ancien ingénieur de xAI, une boucle interne écrit, synthétise et route tandis qu'une boucle externe examine l'exécution et propose des méthodes, guidées par des chaînes d'objectifs humaines. Le bloc critique multiplier-accumuler a atteint 900 MHz à 1 GHz, la complexité augmentant à mesure que l'effort s'étendait à la puce. L'itération guidée, pas le spectacle autonome, donne des résultats.

La révélation de Jalapeno d'OpenAI reçoit une lecture similaire : 9 mois de la première description au tapeout semble rapide, pourtant 9 à 12 mois avec les outils Synopsys et sans IA est déjà ordinaire ; le point de départ du chronomètre est flou et la conception est assez simple. Ce qui frappe n'est pas le temps mais l'équipe centrale de 20 à 30 personnes ; qu'une telle équipe puisse faire cela suggère bien moins d'humains à l'avenir. Le travail de back-end, à peine détaillé, aurait selon toute vraisemblance été mené via le partenaire Broadcom, probablement à la main.

Le nœud de l'épisode est le mur de la vérification : l'optimisation puissance-performance-surface offre une boucle de récompense fermée, tandis que la vérification ne donne aucun signal d'approche au-delà de réussite ou échec, et savoir quoi tester reste humain. Les bugs sont imprimés dans le silicium et les 90 jours après le tapeout sont tendus. Avec 50 à 70 pour cent du temps de développement englouti dans la validation, une phrase de Tenstorrent est citée : conçu par IA plus vérifié par l'humain rassure plus que l'inverse.

Le paysage des startups se lit à travers le même prisme : les enveloppes de front-end autour des modèles de pointe risquent de se faire prendre leur milkshake par les géants propriétaires des modèles, tandis que les paris sur le back-end et la vérification semblent plus intéressants. Les démonstrations d'agents de longue date de Siemens et la dérive de Synopsys vers une tarification abonnement plus paiement au jeton montrent que le modèle de licence se transforme aussi ; le monde du siège par utilisateur ne deviendra pas un monde d'exécutions parallèles sans douleur.

La conclusion insiste sur le tempo : la revendication de Redwood d'Architect Labs d'une production par IA à partir d'une spécification de deux architectes, jusqu'à TSMC prononçant IA agentique, donnent l'impression que tout devient obsolète en quelques semaines. L'hôte nie toute légitimité de concepteur de puces, mais le verdict directionnel est ferme : l'IA et les experts du domaine mettent leurs têtes ensemble, et la pression des clients aplanira les problèmes.