Cómo piensa cada CPU: del 6502 al Apple M1

Casi cada objeto que tocas cada día esconde un procesador central, desde el teléfono y el portátil hasta la consola de juegos y el coche. La distancia entre generaciones resulta abrumadora: el chip 6502 de máquinas como el Apple IIe usaba solo 4528 transistores y resolvía unas 430 mil operaciones por segundo, mientras el Apple M1 integra unos 16 mil millones de transistores y alcanza cerca de 3 billones de operaciones por segundo. Uno movía juegos sencillos y programas domésticos, el otro edita vídeo y genera mundos tridimensionales con soltura. Según wikipedia.org, el 6502 nació en septiembre de 1975 como microprocesador de 8 bits con 56 instrucciones.

El principio común de todos los procesadores

La tesis central sostiene que ambos chips comparten el mismo ADN tecnológico , pese a los unos 45 años que los separan. Ese ADN no es el transistor ni la puerta lógica, sino una idea de arquitectura: todo procesador busca una instrucción, interpreta su significado y la ejecuta. Las CPU de escritorio, los chips de teléfono, los procesadores gráficos y los aceleradores de inteligencia artificial heredan ese patrón. El avance se entiende así como variación sobre un tema duradero y no como una cadena de rupturas. Los modelos económicos MOS descritos por commodore.ca alteraron el mercado con un famoso precio de 25 dólares y fundaron ese linaje.

Abrir un portátil moderno vuelve física la abstracción. El recorrido pasa por el panel táctil, las celdas de batería, los altavoces y el ventilador hasta llegar a la placa base, donde los chips de almacenamiento SSD guardan archivos de forma duradera y los módulos DRAM ofrecen un espacio temporal de trabajo. Bajo la guía térmica descansan la memoria y el propio encapsulado del procesador. Ese encapsulado apila tres elementos: una tapa metálica que reparte el calor, un intercalador lleno de cableado fino y puntos de contacto, y el dado de silicio donde ocurre el cálculo real. Como anunció apple.com, el M1 llegó como chip de 5 nanómetros con 16 mil millones de transistores y memoria unificada para todo el procesador.

Al ampliar el dado aparecen barrios con tareas distintas: núcleos de alto rendimiento, núcleos eficientes, núcleos gráficos, memoria caché y una red de control que los une. Más abajo, la vista se vuelve un laberinto de cableado en capas sobre lechos de transistores. Un grupo destacado muestra seis transistores conectados como una sola puerta AND, con apenas unos 650 transistores visibles entre miles de millones. La idea entra por los ojos: una escala incomprensible armada con interruptores muy simples.

Para volver tangible esa escala, la explicación construye una analogía de biblioteca y asigna cada mueble al hardware. Las estanterías son el almacenamiento SSD, amplio pero lento de consultar. El carrito con ruedas es la DRAM, un conjunto reducido de trabajo acercado al escritorio. El escritorio mismo es la CPU, y el único libro abierto sobre él representa la memoria caché , rápida pero pequeña. La hoja de papel equivale a los registros con valores en uso, el lápiz lee y anota el estado, y la calculadora es la unidad aritmético lógica. Sobre todo ello, una unidad de control incansable traslada libros, lee páginas y opera la calculadora.

Cómo se ejecuta un programa

La calculadora merece atención porque sus límites definen lo que el software puede expresar. Trabaja en binario, solo con ceros y unos, y realiza operaciones directas: sumar, restar, subir o bajar un valor en una unidad, y desplazar bits, lo cual en binario duplica un valor igual que añadir un cero multiplica por diez en decimal. También aplica lógica bit a bit como AND, OR y OR exclusiva en cada posición. Y, sobre todo, compara dos números y levanta banderas de igual, menor o mayor. Su pantalla, que guarda cada resultado, recibe un título propio: el acumulador .

Todo empieza con la carga: los programas viajan desde las estanterías duraderas hasta el carrito DRAM, y la página activa aterriza sobre el escritorio como un libro abierto. Cada libro mezcla dos tipos de páginas, unas con instrucciones numeradas paso a paso y otras con datos que asocian direcciones y valores guardados. El recorrido ejecuta un Load que copia un valor desde una dirección de datos hasta un registro de uso general, un incremento que pasa el valor por la calculadora para sumar una unidad, y un Store que devuelve el resultado del acumulador a la misma dirección. Mantener el orden de esta marcha corresponde a un registro especial llamado contador de programa , que avanza tras cada paso.

Las secuencias fijas no bastan para el software real, así que la siguiente idea es el salto. Una instrucción de salto escribe un número nuevo directamente en el contador de programa y traslada la ejecución hacia adelante o hacia atrás en lugar de avanzar paso a paso. Las ramificaciones condicionales van más lejos porque primero examinan las banderas de comparación, y de ahí nacen las sentencias IF y los bucles. El ejemplo trazado repite un bucle cuatro veces: carga un contador, lo compara con cuatro, sale si resulta mayor o igual, y en caso contrario ejecuta el cuerpo y regresa al inicio. El texto legible en pantalla es C++, el listado cercano es ensamblador, y debajo de ambos vive el código máquina binario.

Aquí las cifras sorprenden a casi todos. El pequeño 6502 entendía solo 56 instrucciones distintas, mientras el moderno M1 maneja 354 dentro del conjunto ArmV8.4, y casi todas son deliberadamente simples. Sin embargo, cada juego, editor, navegador y respuesta de modelo es al final una larga secuencia tomada de ese menú breve. Los programas encadenan de forma habitual millones de pasos así, por lo cual un solo paso erróneo puede derrumbar todo el edificio. Simplicidad abajo y secuencias enormes arriba: ese es el truco completo de la computación general.

El ciclo que define a cada procesador

Todo ello se condensa en el ciclo Fetch-Decode-Execute , el latido del episodio. Durante la búsqueda, el controlador usa el contador de programa para localizar la instrucción siguiente, la copia en un sitio de espera llamado registro de instrucción actual y aumenta el contador. Durante la decodificación, un decodificador de instrucciones hecho de puertas lógicas densas interpreta los campos binarios: qué unidad usar, qué operación aplicar y qué registros alimentan el cálculo. Durante la ejecución, señales eléctricas con temporización precisa llevan los valores de los registros hasta la calculadora, dejan que las puertas se asienten y guardan la respuesta en el acumulador o en la memoria. Como explica codecademy.com en su guía del ciclo de instrucción, la búsqueda, la decodificación y la ejecución se repiten por cada instrucción que completa el procesador.

La velocidad nace de encoger y solapar ese bucle. El 6502 latía a cerca de 1 megahercio con registros de 8 bits, de modo que cada etapa duraba alrededor de un microsegundo. El M1 corre cerca de 3,2 gigahercios sobre rutas de 64 bits, comprime las etapas hacia una tercera parte de nanosegundo y mueve cifras mucho mayores en cada paso. Los chips actuales además usan segmentación: mientras una instrucción se ejecuta, la siguiente se decodifica y otra se busca, como una cadena de montaje de ciclos solapados. Una unidad de predicción de saltos anticipa el rumbo de los saltos condicionales para que la cadena rara vez se detenga, con marcha atrás en el fallo ocasional.

Más allá de la CPU clásica

No todos los chips siguen estas reglas. Los ASIC de minería y las FPGA de automoción omiten la búsqueda y la decodificación, y pasan los datos por puertas fijas ajustadas a una sola tarea repetitiva con gran eficiencia y nula flexibilidad. El hardware cuántico se aparta aún más, pues cambia bits por cúbits y circuitos de otra clase. El episodio también nombra dos etapas a menudo omitidas, Memory y Writeback, que mueven páginas entre niveles de almacenamiento y archivan resultados con ayudas como el registro de dirección de memoria. Esas transferencias resultan lentas junto a la aritmética entre registros, por lo cual algunos manuales las integran en el ciclo y otros las tratan aparte.

El final sube un nivel hacia la filosofía de repertorios y el diseño del chip. La demo del juego Snake compila las mismas 145 líneas de C++ en 676 instrucciones ARM sobre un objetivo RISC frente a unas 560 instrucciones x86 más densas en CISC, lo cual muestra instrucciones simples y rítmicas contra instrucciones menos numerosas pero más pesadas. Un solo núcleo M1 se despliega en cachés divididas, una tubería de 8 vías, 32 registros de uso general y aritmética repartida en ocho unidades menores con rutas propias de carga y guardado. El hardware gráfico escala en sentido opuesto: miles de núcleos simples de estilo CUDA obedecen una sola instrucción buscada sobre datos distintos. Los dilemas entre RISC y CISC que debate stackoverflow.com oponen instrucciones simples de ritmo fijo contra instrucciones densas de largo variable con decodificadores complejos. Para el hardware gráfico, cornell.edu describe el modelo SIMT por grupos donde una instrucción se extiende sobre muchos hilos con datos distintos.